在集成電路封裝行業(yè)中，引線鍵合工藝的應(yīng)用產(chǎn)品超過(guò)90%。引線鍵合是指在一定的環(huán)境下，采用超聲加壓的方式，將引線兩端分別焊接在芯片焊盤(pán)上和引線框架上，從而實(shí)現(xiàn)芯片內(nèi)部電路與外部電路的連接。引線鍵合工藝發(fā)展至今，主要的引線材料有金線、鋁線、銅線等。在MCU、DSP等芯片中，傳統(tǒng)鍵合工藝仍以金線為主，但已出現(xiàn)銅線鍵合工藝的替代趨勢(shì)。主要原因有：

        （1）銅線鍵合球剪切力比金線高15%～25%，拉力值比金線高10%～20%，且在塑封注塑時(shí)具有良好的抗沖彎性；

        （2）銅線相較于金線而言，導(dǎo)電率和導(dǎo)熱性都優(yōu)于金線；

        （3）銅線的成本優(yōu)勢(shì)遠(yuǎn)超金線，成本僅為金線的1/10。

盡管銅線在很多方面都優(yōu)于金線，但銅線鍵合在以往的產(chǎn)品應(yīng)用中，可靠性的表現(xiàn)卻顯得差強(qiáng)人意。據(jù)統(tǒng)計(jì)，銅線鍵合應(yīng)用中的失效主要形式為鍵合線和基體分離、腐蝕、IMC過(guò)度生長(zhǎng)等。引起失效的主要有以下因素：

        （1）銅線比金線更容易氧化；

        （2）銅線硬度大，超聲能量或鍵合力難以控制，工藝窗口較窄；

        （3）銅線耐腐蝕性差，對(duì)塑封材料要求高于金線。

        隨著引線封裝技術(shù)的發(fā)展，銅線鍵合能夠滿足芯片的多引腳、密間距、小鍵合的發(fā)展要求，進(jìn)而實(shí)現(xiàn)功能更加復(fù)雜、功耗更低、價(jià)格更便宜的市場(chǎng)化需求。在汽車上使用銅線鍵合工藝的芯片產(chǎn)品也逐年提升。而針對(duì)該類型產(chǎn)品的可靠性問(wèn)題，AEC組織也制定了相關(guān)測(cè)試標(biāo)準(zhǔn)，即AEC-Q006 （Qualification Requirements for Components using Copper (Cu) Wire Interconnections）。

        鍵合線作為連接封裝與晶片的重要材料，若采用的鍵合線為銅線，需要特別關(guān)注硅片與封裝相互影響方面（CPI）的試驗(yàn)。以IC的車規(guī)驗(yàn)證為例，以往只需要依據(jù)AEC-Q100標(biāo)準(zhǔn)開(kāi)展測(cè)試，而對(duì)于銅線鍵合IC，則必須考慮AEC-Q006的額外要求，即進(jìn)行AEC-Q100 Group A項(xiàng)目的加嚴(yán)測(cè)試，重點(diǎn)考察晶片與封裝的可靠性，主要包括封裝材料之間的熱膨脹匹配性、濕氣對(duì)封裝連接材料的腐蝕、高溫對(duì)鍵合線連接處的IMC生長(zhǎng)等，相關(guān)試驗(yàn)流程如圖1所示：

圖1：銅線AEC-Q100環(huán)境試驗(yàn)流程圖

        ②涉及到兩次應(yīng)力（stress 2×）測(cè)試的試驗(yàn)主要是TC、HAST/THB、PTC、HTSL，其中TC和HAST/THB主要是針對(duì)銅線的工藝窗口較窄，且銅線的耐腐蝕性較差展開(kāi)考察。另外，標(biāo)準(zhǔn)針對(duì)這兩項(xiàng)試驗(yàn)也給出了相應(yīng)試驗(yàn)優(yōu)化流程。第一次應(yīng)力試驗(yàn)后鍵合線力學(xué)性能和截面觀察測(cè)試可以放到第二次應(yīng)力后再執(zhí)行。

        ③對(duì)于PTC試驗(yàn)來(lái)說(shuō)，無(wú)需進(jìn)行鍵合線力學(xué)性能和截面觀察的測(cè)試，主要的原因是：在AEC-Q的可靠性模型中，PTC這個(gè)試驗(yàn)主要傾向于考察焊點(diǎn)疲勞和die attach這個(gè)兩個(gè)方面的可靠性。

        ④HTSL試驗(yàn)主要考察鍵合線的IMC生長(zhǎng)，該測(cè)試在兩次應(yīng)力試驗(yàn)后均需進(jìn)行鍵合點(diǎn)剖面切片觀察；另外影響IMC的生長(zhǎng)的因素主要可以分為溫度和塑封料氯離子含量等兩大要素，因此執(zhí)行該項(xiàng)試驗(yàn)需要盡可能不要選擇超過(guò)150°C的測(cè)試溫度作為測(cè)試條件。

        [1] AEC - Q006 Rev - A: Qualification Requirements for Components using Copper (Cu) Wire Interconnects

        [2] AEC - Q100 Rev - H: Failure Mechanism Based Stress Test Qualification For Integrated Circuits

        [3] Preeti S Chauhan,Anupam Choubey,ZhaoWei Zhong,Michael G Pecht.Copper Wire Bonding[M].Springer, New York, NY.

        [4] 沙帕拉·K·普拉薩-德,普拉薩-德,劉亞強(qiáng).復(fù)雜的引線鍵合互連工藝[M].中國(guó)宇航出版社,2015.

        [5] JEDEC JESD22-A104E-2014,Temperature Cycling[S].

        [6] JEDEC JESD22-A110E-2015,Highly Accelerated Temperature and Humidity Stress Test (HAST)[S].

        [7] JEDEC JESD22-A101D-2015,Steady-State Temperature-Humidity Bias Life Test[S].

        [8] JEDEC JESD22-A105D,Power and Temperature Cycling(PTC)[S].

        [9] JEDEC JESD22-A103E-2015,High Temperature Storage Life[S].

        [10] International S .Handbook For Robustness Validation Of Semiconductor Devices In Automotive Applications[J].[2023-09-21].

        [11] 美 拉爾 Lall, Pradeep,美 派特 Pecht, Michael G,美 哈吉姆 Hakim, Edward B.溫度對(duì)微電子和系統(tǒng)可靠性的影響[M].國(guó)防工業(yè)出版社,2008.