半導體封裝是芯片制造工藝的后道工序，將芯片通過可塑性絕緣介質灌封固定，以免受潛在的外部危險和腐蝕影響。近年來，為提升集成系統(tǒng)密度和功能，滿足電子設備薄型化和小型化的需求，半導體封裝技術正從傳統(tǒng)封裝向先進封裝轉型并投入到智能汽車、航天航空、醫(yī)療儀器等重點領域使用。這些領域的芯片長期處于復雜工作環(huán)境下，其性能必須保持穩(wěn)定不失效，才能保證電子器件安全運行，確保使用人員的人身安全。因此，為保障使用先進封裝技術的芯片性能穩(wěn)定，廣電計量集成電路測試與分析研究所組織科研團隊，開展電子顯微分析技術在先進封裝失效分析中的應用研究。
 

　　芯片失效難修復 電子設備易損傷
 

　　半導體封裝技術是一種將集成電路用絕yi緣材料包裝和保護起來的技術，對于芯片來說是必須的，也是至關重要的。一方面，可以隔離芯片電路與外界的接觸，以防止安裝運輸中的外界雜質對電路腐蝕而造成電氣性能下降；另一方面，封裝后的芯片外觀、引腳數(shù)量等都實現(xiàn)了標準化，更有利于后續(xù)的電氣連接。
 

　　近年來，由于各領域對電子器件高密度組裝小型化、輕型化、薄型化的要求不斷提高，在有限的面積內，電子組裝只能在二維組裝的基礎上向三維組裝發(fā)展，從而發(fā)展出倒裝芯片結構、圓片級、2.5D/3D等先進封裝技術。這些芯片因為采用三維組裝手段，精密度更高且面積更小，又被長期應用于高溫、低溫、受潮、老化等易致失效的工作環(huán)境下，其一旦出現(xiàn)性能問題，很大可能難以修復，并對電子設備造成不可逆的損傷。因此，對于這種前沿的封裝技術，芯片的失效分析需緊跟技術發(fā)展的腳步進行升級，以確保先進封裝芯片的可靠性及穩(wěn)定性。
 

　　創(chuàng)新性制樣方法 可達納米級分辨率
 

　　先進封裝技術中，2.5D/3D封裝不光有水平的互連，還包括縱向的堆疊。目前，對電子顯微技術在封裝中水平互連的失效分析應用研究已比較成熟，但2.5D/3D封裝中的縱向深度互連性，以及高集成度下的納米級超微結構，卻給它帶來了新的挑戰(zhàn)。此外，由于新增了縱向堆疊，如何準確判斷芯片出現(xiàn)的是芯片級(Die-level)失效現(xiàn)象，以及做到納米級的失效點精準定位，也是一個急需解決的難題。因此，科研小組開展相關方法研究，研發(fā)出一套先進封裝失效分析中的電子顯微分析技術。
 

　　本技術采用區(qū)別于傳統(tǒng)方法的離子束局部去層方法，去層精度可達微米級(最高可達0.5 μm)，遠高于機械研磨的去層精度(現(xiàn)有技術只能達到10μm)，為后續(xù)顯微分析提供了良好的工作環(huán)境。然后，創(chuàng)新性地使用“X”型線刻蝕標記法平面轉截面制樣方法，實現(xiàn)納米級失效點的精確提取和轉移制樣，進而結合聚焦離子束技術/透射電子顯微鏡(FIB/TEM)等先進的電子顯微分析技術。最終分析結果分辨率可達到納米級(最高可達0.1 nm)，突破了現(xiàn)有先進封裝失效分析技術分辨率低、無法探測到芯片級的微納米級缺陷點這一難題。目前，本技術已向國家知識產權局申請發(fā)明1項，出版著作《聚焦離子束：應用與實踐》1本，具備成熟的技術能力。
 

　　助力重點領域高質量發(fā)展
 

　　本技術除解決先進封裝失效分析的技術瓶頸問題外，還能把傳統(tǒng)封裝芯片失效分析結果提升為納米級別，幫助芯片廠商盡早識別出芯片失效原因，優(yōu)化測試和生產流程，減少生產成本。本技術可應用于商業(yè)航空、低空經(jīng)濟、人工智能、第三代半導體等重點領域，降低芯片失效風險，保障產品設備可靠性及穩(wěn)定性，為各領域芯片上下游企業(yè)提高快速應對市場的能力，及時滿足客戶需求。

集成電路測試與分析研究所
 

　　廣電計量集成電路測試與分析研究所擁有各類高精尖分析儀器和專業(yè)技術團隊，以技術帶動市場，長期致力于元器件篩選及失效分析技術領域的科研和咨詢服務，構建了包括元器件國產化驗證與競品分析、集成電路測試與工藝評價、半導體功率器件質量提升工程、車規(guī)級芯片與元器件AEC-Q認證、車規(guī)功率模塊AQG 324認證等多個技術服務平臺，滿足裝備制造、航空航天、汽車、軌道交通、5G通信、光電器件與傳感器等領域的電子產品質量與可靠性的需求，能為客戶提供專業(yè)化咨詢、分析及培訓等“一站式”服務，全面提升產品品質。